中国IC城-提供最新最全的IC供应IC求购信息,合作伙伴发布IC供应、IC求购信息全部免费!  设为首页   加入收藏   繁体中文  
  
 
 首 页
 供求信息
 业界动态
 新品发布
 行业标准
 外贸字典
 政策法规
 科技成果
 展会信息
您当前所在位置:中国IC城行业资讯业界动态
比多芯片封装尺寸更小,三星开发出3D封装技术
发布日期:2006年04月18日 作者:*** 人气:228 查看:[大字体 中字体 小字体]
三星电子(Samsung Electronics)日前宣布,它已开发出一种芯片三维封装技术,基于其专利晶圆级堆叠工艺(WSP)。三星的WSP技术采用“Si贯通电极”(through silicon via)互连,实现了用于手机和其它产品的一系列小型混合式封装。

  该公司的第一款3D封装由一个16Gb内存解决方案组成,在同一个单元中堆叠了8个2Gb NAND芯片。三星表示,该技术是目前多芯片封装(MCP)尺寸更小的版本。三星的WSP原型样品垂直堆叠了8个50微米的2Gb NAND闪存裸片,高度为0.56毫米。

  初期,三星将在2007年初把其WSP技术用于生产面向移动应用和其它消费电子基于NAND的存储卡。随后,它将把这项封装技术用于高性能系统封装(SiP)解决方案,以及包括服务器DRAM模块在内的高容量DRAM堆叠封装。

(出处:转载)


中国IC城 成为您的首页 | 将 中国IC城 放入您的收藏夹

中国IC城 版权所有 2004-2005 | 关于我们 | 服务条款 | 广告合作 | 咨询反馈 | 联系我们