据报道，联电日前与半导体设计软件领导厂商Synopsys共同宣布，推出支持联电65nm制程的低功率参考设计流程。这项新的参考设计流程包括以统一功率格式（Unified Power Format, UPF）为基础的RTL-to-GDSII设计功能，支持联电的层阶结构、多重电压设计与低漏电设计单元资料库等设计法则，并且整合Synopsys的Eclypse（TM）低功率解决方案。

UPF是业界统一的标准，能让 设计团队在设计流程中的每一个阶段详尽处理低功率设计。这项新参考流程中展示的先进低功率设计法则可以有效管理动态与静态功率消耗，并将之最小化。Eclypse(TM)低功率解决方案支援的先进技术包括电源|稳压器开关、时脉闸、多重电压、动态电压与频率缩放技术等，协助管理整个流程中由UPF产生的设计挑战。此外，结合自动电压主导的电压实验验证、自动电源闸控与低功率时脉树合成等新增功能，能强化联电65nm低功率设计流程的功能。

透过整合联电低功耗IP的方式，新的低功率参考设计流程使用联电65nm低漏电设计单元资料库。能充分运用多重电压与电源闸控技术。Synopsys的专业咨询服务与联电利用“LEON”32位元开放码RISC（精简指令集运算）微处理器核心，并将该核心划分为多重电压区块，以验证这项新的低功率设计流程。这项经验证的设计流程对额外的数字与模拟混合信号IP模组，具有高度可配置性扩充性。

（出处：转载）